

FLASH TYPE MEMORY, ITS CONTROLLING METHOD, STORAGE DEVICE, AND COMPUTER SYSTEM

Patent Number: JP11096779
Publication date: 1999-04-09
Inventor(s): TANAKA KAZUYA
Applicant(s): VICTOR CO OF JAPAN LTD
Requested Patent: JP11096779
Application Number: JP19970270520 19970917
Priority Number(s):
IPC Classification: G11C16/02; G06F12/02
EC Classification:
Equivalents:

Abstract

PROBLEM TO BE SOLVED: To reduce the number of times of rewriting a flash type memory and to enable executing a program on an expanded storage device.

SOLUTION: A header area and a program data area are arranged for each block in a physical address of a flash memory 12 side. However, a header area and a program data area for each block are arranged continuously in a logical address of a processor 10 side. When data included a program data area (n) is rewritten, both of a block of the data area (n) and a block of a corresponding head area are required to rewrite. However, the program data area (n) is in the same block with the corresponding head area when it is considered on the physical address. Therefore, only the block may be rewritten.

Data supplied from the esp@cenet database - I2

(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平11-96779

(43)公開日 平成11年(1999) 4月9日

(51)Int.Cl.⁸

識別記号

F I

G 1 1 C 16/02

G 1 1 C 17/00

6 0 1 A

G 0 6 F 12/02

5 1 0

G 0 6 F 12/02

5 1 0 A

審査請求 未請求 請求項の数11 F D (全 18 頁)

(21)出願番号 特願平9-270520

(22)出願日 平成9年(1997) 9月17日

(71)出願人 000004329

日本ビクター株式会社

神奈川県横浜市神奈川区守屋町3丁目12番地

(72)発明者 田中 和也

神奈川県横浜市神奈川区守屋町3丁目12番地 日本ビクター株式会社内


(74)代理人 弁理士 梶原 康裕

(54)【発明の名称】 フラッシュ型メモリ、その管理方法、記憶装置、コンピュータシステム

(57)【要約】

【課題】 フラッシュ型メモリの書換回数を低減するとともに、拡張記憶装置上でプログラムの実行を可能とする。

【解決手段】 フラッシュメモリ側の物理アドレスでは、各ブロック毎にヘッダエリア及びプログラム・データエリアを配置する。しかし、プロセッサ側の論理アドレス上では、各ブロックのヘッダエリア及びプログラム・データエリアを連続して配置する。プログラム・データエリアnに含まれるデータを書き換えるときは、データエリアnのブロックと、対応するヘッダエリアのブロックも書き換える必要がある。しかし、フラッシュメモリ12の物理アドレス上でみると、プログラム・データエリアnは該当するヘッダエリアとともに同一ブロック内にある。従って、そのブロックのみを書き換えればよい。



- ① L. フラッシュメモリ 0
- ② L. フラッシュメモリ 1
- ③ L. フラッシュメモリ n-2
- ④ L. フラッシュメモリ n-1
- ⑤ L. フラッシュメモリ n

【特許請求の範囲】

【請求項1】 ブロック単位で記憶内容を消去するフラッシュ型メモリであって、

自己のブロックの管理情報を記憶する第1の領域と、主情報を記憶する第2の領域とを、各ブロック毎に設けたことを特徴とするフラッシュ型メモリ。

【請求項2】 請求項1記載のフラッシュ型メモリを備えた記憶装置であって、隣接するブロックの第1の領域が、連続する論理アドレスとなるように物理アドレスと論理アドレスの変換を行うアドレス変換手段を備えたことを特徴とする記憶装置。

【請求項3】 請求項1記載のフラッシュ型メモリを備えた記憶装置であって、隣接するブロックの第2の領域が、連続する論理アドレスとなるように物理アドレスと論理アドレスの変換を行うアドレス変換手段を備えたことを特徴とする請求項2記載の記憶装置。

【請求項4】 前記アドレス変換手段を、ワイヤードロジックによって構成したことを特徴とする請求項3記載の記憶装置。

【請求項5】 前記アドレス変換手段を、変換用のテーブルを格納したROMによって構成したことを特徴とする請求項3記載の記憶装置。

【請求項6】 前記管理情報は、そのブロックの書込回数と、そのブロックを消去した時刻を含むことを特徴とする請求項2又は3記載の記憶装置。

【請求項7】 ブロックをイレーズする際に、書込回数が同じであれば、ブロックの消去時刻が古い方を優先的に選択する制御手段を備えたことを特徴とする請求項4記載の記憶装置。

【請求項8】 請求項3記載の記憶装置を備えたコンピュータシステムであって、前記フラッシュ型メモリ上で、前記第2の領域に記憶されているプログラムを実行するプロセッサを含むことを特徴とするコンピュータシステム。

【請求項9】 ブロック単位で記憶内容を消去するフラッシュ型メモリの管理方法であって、自己のブロックの管理情報を記憶する第1の領域と、主情報を記憶する第2の領域とを、各ブロック毎に設けることを特徴とするフラッシュ型メモリの管理方法。

【請求項10】 隣接するブロックの第1の領域が連続する論理アドレスとなるように、物理アドレスと論理アドレスの変換を行うことを特徴とする請求項9記載のフラッシュ型メモリの管理方法。

【請求項11】 隣接するブロックの第2の領域が連続する論理アドレスとなるように、物理アドレスと論理アドレスの変換を行うことを特徴とする請求項10記載のフラッシュ型メモリの管理方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】この発明は、フラッシュ型メモリ、その管理方法、記憶装置、コンピュータシステムにかかり、更に具体的には、フラッシュ型メモリの効率的な管理手法の改良に関するものである。

【0002】

【背景技術】一般にフラッシュタイプのフローティングゲートトランジスタを含む電氣的に消去可能なプログラマブル読出専用メモリ（EEPROM）は、現在市場で容易に入手できる。これらのいわゆるフラッシュメモリは、機能・性能面でEPROMメモリと類似した不揮発メモリであり、メモリ内で分割されているブロックを消去する回路内プログラマブル動作を可能にするという機能を更に有する。フラッシュメモリでは、以前に書き込まれたブロック領域を前もって消去することで、その内容の書き換えが行われる。

【0003】典型的なコンピュータシステムでは、オペレーティングシステム（以下、単に「OS」という）のプログラムがそのシステムのデータ記憶装置のデータ管理を担う。OSプログラムとの互換性を達成するために必要かつ十分であるデータ記憶装置のアトリビュート（属性）は、データ記憶装置のいかなる位置からもデータを読み出すことができ、これにデータを書き込むことができることである。しかし、フラッシュメモリの場合、データが既に書き込まれている領域には、その領域のデータを消去しなければデータを書き込むことはできない。このため、フラッシュメモリは、典型的な既存のOSプログラムとは互換性がない。

【0004】このような点に着目し、既存のOSプログラムによってフラッシュメモリを管理することを可能にするソフトウェアが先行技術において提案されている。この先行技術のプログラムでは、フラッシュメモリを「書込み1回読出し複数回」の装置として動作させるか、「書込み複数回読出し複数回」の装置として動作させている。前者は、以前に書き込まれているメモリ領域を再利用することはできない装置であり、補助記憶装置や拡張記憶装置として使用できる。後者は、以前に書き込まれているメモリ領域を再利用可能とし、その領域中にはフラッシュメモリの書き換回数を少なくするような制御を持つ補助記憶装置（半導体ファイル記憶装置）がある。

【0005】

【発明が解決しようとする課題】上述のような先行技術に見られる装置によれば、フラッシュメモリを使用した拡張記憶装置上では書換回数が少なくなるような制御構造を持たずにROMエグゼキュータブルなプログラムを動作させている。つまり、フラッシュメモリのデータを書き換えるときは、全ブロックを一括して消去し、その後、データを記憶させる必要がある。また、フラッシュメモリの書換回数を少なくするような制御構造を持つ装

置としては補助記憶装置（半導体ファイル記憶装置）があるものの、フラッシュメモリを使用した拡張記憶装置上でプログラムの実行を可能とする装置にはない。補助記憶装置において書換回数を少なくするためにその情報（書換回数テーブル）を異なるメモリ上に記憶する方式があるが、コスト高となる。また、同一フラッシュメモリ上に記憶する方式では、データを完全に連続的な配置ですることができない。

【0006】この発明は、以上の点に着目したもので、その目的は、フラッシュメモリを使用した拡張記憶装置上で、フラッシュメモリの書換回数を少なくするような制御構造を持つ装置を提供することである。また、他の目的は、主記憶装置にプログラムをロードすることなく、拡張記憶装置上でプログラムの実行を可能とすることである。更に他の目的は、フラッシュメモリを使用した補助記憶装置として、書換回数を少なくする制御構造をもちながら、連続的な論理アドレスを不連続な物理アドレスに変換するメモリ管理装置によって、隣接するブロックのデータ領域ブロックを、アクセスのためのオーバーヘッドを低減して、高速アクセス可能とすることである。

【0007】

【課題を解決するための手段】前記目的を達成するため、本発明のフラッシュ型メモリは、自己のブロックの管理情報を記憶する第1の領域と、主情報を記憶する第2の領域とを、各ブロック毎に設けたことを特徴とする。本発明の記憶装置は、前記フラッシュ型メモリ、の隣接するブロックの第1の領域もしくは第2の領域が、連続する論理アドレスとなるように物理アドレスと論理アドレスの変換を行うアドレス変換手段を備えたことを特徴とする。前記アドレス変換手段は、例えば、ワイヤードロジックによって構成される。また、前記管理情報には、例えば、そのブロックの書込回数と、そのブロックを消去した時刻とが含まれる。他の発明は、ブロックをイレースする際に、書込回数が同じであれば、ブロックの消去時刻が古い方を優先的に選択する制御手段を備えたことを特徴とする。

【0008】本発明のコンピュータシステムは、前記フラッシュ型メモリ上で、前記第2の領域に記憶されているプログラムを実行するプロセッサを含むことを特徴とする。本発明のフラッシュ型メモリの管理方法は、自己のブロックの管理情報を記憶する第1の領域と、主情報を記憶する第2の領域とを、各ブロック毎に設けることを特徴とする。主要な形態の一つは、隣接するブロックの第1の領域が連続する論理アドレスとなるように、物理アドレスと論理アドレスの変換を行うことを特徴とする。他の形態は、隣接するブロックの第2の領域が連続する論理アドレスとなるように、物理アドレスと論理アドレスの変換を行うことを特徴とする。

【0009】この発明の前記及び他の目的、特徴、利点

は、以下の詳細な説明及び添付図面から明瞭になろう。

【0010】

【発明の実施の形態】以下、本発明の実施の形態について詳細に説明する。本発明は、例えば図1に示すように、プロセッサ10、フラッシュメモリ12およびその制御装置14を含む拡張もしくは補助の記憶装置、RAM（主記憶装置）16を含むコンピュータシステムに適用される。フラッシュメモリ12は、その書換回数を少なくなるようにするために、フラッシュメモリ12のブロック単位の書換情報（イレース情報）を持つ領域（ヘッダエリア）と、フラッシュメモリ12上のプログラムやデータを記憶する領域（プログラム・データエリア）を持つ（後述する図4参照）。フラッシュメモリ制御装置14は、フラッシュメモリ12へのリード、ライト、チップセレクトなどの信号を生成し、プロセッサ10からフラッシュメモリ12をインターフェース（I/F）する役割を担う。

【0011】ヘッダエリアには、例えばイレースの回数や時刻を記述する。ここで、プロセッサ10の論理アドレスをフラッシュメモリ12のブロック数の単位に分割してフラッシュメモリ12に記憶することができれば、フラッシュメモリ12の書換回数の低減とフラッシュメモリ12の管理方法が簡単になる。すなわち、書換えるべきデータが複数のブロックに跨っていると、それら複数のブロックについて書換処理を行わなければならない。しかし、書換えるべきデータが一つのブロック内にあれば、そのブロックのみを書換えればよく、フラッシュメモリ12の書換回数を低減して管理を簡略化することができる。

【0012】そこで、図2に示す装置を用いて、図3に示すメモリマッピングを行う。つまり、ヘッダエリアやプログラム・データエリアを、ブロック数の単位にそれぞれ分割する。そして分割された各エリアを、フラッシュメモリの中に効率よくブロック単位で配置する。すなわち、同時に書換えが必要となる分割ヘッダエリアと分割プログラム・データエリアが、同一のブロックに含まれるように配置する。このような配置は、プロセッサ10の論理アドレスをフラッシュメモリ12の物理アドレスに変換するアドレス変換装置20によって実現する。

【0013】図4に、ブロック構造を持つフラッシュメモリ12のメモリマップの一例を示す。この例は、1ブロックがLバイトで、かつ全体でm+1ブロックをもつ、L×(m+1)バイトを記憶できるフラッシュメモリである。各ブロックを管理するためにフラッシュメモリ12の書換回数などの情報を持つヘッダエリアとして、Pバイト必要であるとすると、全体でP×(m+1)バイトのヘッダエリアが必要である。従って、このシステムは、(L-P)×(m+1)バイトのプログラム・データエリアを持つことになる。

【0014】このようなエリア構成のフラッシュメモリ

12に対し、図2に示したアドレス変換装置18による変換を行う。詳述すると、図5に示すように、プロセッサ10の論理アドレスでは各ブロックのヘッダエリアを順にブロック0、ブロック1、……、ブロックmのように連続して配置する。一方、プログラム・データエリアについては、順にブロック0、ブロック1、……、ブロックmとヘッダエリア部分を抜いて連続した配置とする。これによって、各ブロックのヘッダエリアが、それぞれ連続する論理アドレスで配置されることになる。また同様に、各ブロックのプログラム・データエリアも、それぞれ連続する論理アドレスで配置されることになる。

【0015】このようなアドレス配置において、例えばプログラム・データエリアnに含まれるデータを書き換える必要が生じたとする。プロセッサ10の論理アドレス上でみると、プログラム・データエリアnのヘッダエリアが含まれるブロックと、プログラム・データエリアnに相当するブロックの合計2つのブロックを書き換えなければならない。しかし、フラッシュメモリ12の物理アドレス上でみると、プログラム・データエリアnは該当するヘッダエリアとともに同一ブロック内にある。従って、そのブロックのみを書き換えればよい。

【0016】このように、本形態によれば、フラッシュメモリの書換回数を低減する高速の管理プログラムがヘッダエリアの情報を読み、実行プログラムやデータの書換えや追記を簡便に実現できる。また、論理アドレス上でプログラム・データエリアのブロック間が連続的に配置しているため、無駄な空きスペースのないデータ構造を持つ拡張記憶装置および補助記憶装置を実現でき、かつフラッシュメモリ上での実行プログラムの動作が可能となる。更に、ヘッダエリアは、自己が管理するブロックの中に記憶されることになるため、ヘッダエリアのための別個のメモリ領域を必要としない。

【0017】フラッシュメモリの各ブロックの管理方法を説明すると、最初はすべて、ヘッダエリアには「FFh（16進表示）」が記憶されている。フラッシュメモリは、初期化しなければ拡張記憶装置や補助記憶装置として使用できないため、ブロック0のヘッダエリアに書換回数0回と現時刻を記憶し、同様にブロック1のヘッダエリアに書換回数0回と現時刻を記憶し、……という具合に昇順で最後のブロックまで繰り返し記憶する。

【0018】拡張記憶装置や補助記憶装置としてフラッシュメモリを使用するシステムでは、データや実行プログラムは追記させる構造でメモリに記憶させるのが通例である。この追記させる構造では、更新されたデータや実行プログラムは追記されるが、以前のデータや実行プログラムは無効となるような構造を持っている。そして、繰り返しデータや実行プログラムが更新されていくと、無駄なメモリエリアが拡大していく。そこで、フラッシュメモリ上のメモリ領域の再配置を行う必要があ

る。そのとき、イレーンするブロックの候補として、書換回数の少ないブロック優先してイレーンする。このとき、書換回数が同じブロックが複数あり、いずれかをイレーンする必要があるときは、前回のブロック消去時刻の古い方を優先してイレーンする。

【0019】実際にブロックを消去するときであるが、そのブロックのヘッダエリアに記憶している以前の書換回数「U」を一時的に別メモリあるいはレジスタに保持し、その後フラッシュメモリのブロックを消去させるプログラムによって目的とするブロック（ヘッダエリア及びデータ・プログラムエリア）を消去して初期化する。その後すぐに、そのブロックのヘッダエリアに以前の書換回数に「1」インクリメントした値「U+1」を書き込み、同時に現時刻も書き込む。そして必要に応じて、データ・プログラムを再配置する。以下、本形態の実施例について説明する。

【0020】

【実施例1】図1に示したような、汎用CPUもしくは汎用マイコンであるプロセッサ10、高速にアクセス可能なRAM16、フラッシュメモリ12及びその制御装置14を含む拡張記憶装置もしくは補助記憶装置をもつようなシステムにおいて、本実施例では、拡張記憶装置もしくは補助記憶装置に使用するフラッシュメモリ12として、2メガビット×8で合計32個の64Kバイトのブロックをもつものを搭載したとする。

【0021】このフラッシュメモリ12は、図6に示すような物理アドレスのメモリマップを持つ。各ブロックは、OSプログラム又は制御プログラムが管理するために、1ブロック毎に自己のヘッダエリアを持つ。ヘッダエリアには、その内容として、ブロックの消去回数や消去した時刻などを図7に示すような構造で記録されており、16バイト分の容量をとる。なお、図7中に示すアドレスは、フラッシュメモリ12の物理アドレスである。ブロックnのヘッダエリアに記憶されている内容を参照して、OSプログラム又は制御プログラムがブロックnの消去や書換えを管理する。

【0022】フラッシュメモリ12の物理アドレスは、プロセッサ10から見た論理アドレスに変換され、図3もしくは図5に示したように、各ブロックのヘッダエリアや、プログラム・データエリアのブロックが連続するようになる。この論理アドレスと物理アドレスとの変換の計算式の一例を示すと、以下のようになる。なお、数値nは、10進数表記で0から31までの数字である。このnを16進数に変換した数値をN(h)とする。物理アドレスの値を「16進数：[PA(h)]」、PA[20:0]とし、論理アドレスの値を「16進数：[LA(h)]」、LA[20:0]とし、ブロックN(h)を用いて変換式を示すと、以下のようになる。

【0023】

```

IF (000000h ≤ LA (h) ≤ 00FFEFh)
    PA (h) = LA (h)
ELSE IF (00FFF0h ≤ LA (h) ≤ 01FFDFh)
    PA (h) = LA (h) + 10 (h)
ELSE IF (00FFE0h ≤ LA (h) ≤ 02FFCFh)
    PA (h) = LA (h) + 20 (h)
ELSE IF (02FFD0h ≤ LA (h) ≤ 03FFBFh)
    PA (h) = LA (h) + 30 (h)
ELSE IF (03FFC0h ≤ LA (h) ≤ 04FFAFh)
    PA (h) = LA (h) + 40 (h)
ELSE IF (04FFB0h ≤ LA (h) ≤ 05FF9Fh)
    PA (h) = LA (h) + 50 (h)
ELSE IF (05FFA0h ≤ LA (h) ≤ 06FF8Fh)
    PA (h) = LA (h) + 60 (h)
ELSE IF (06FF90h ≤ LA (h) ≤ 07FF7Fh)
    PA (h) = LA (h) + 70 (h)
ELSE IF (07FF80h ≤ LA (h) ≤ 08FF6Fh)
    PA (h) = LA (h) + 80 (h)
ELSE IF (08FF70h ≤ LA (h) ≤ 09FF5Fh)
    PA (h) = LA (h) + 90 (h)
ELSE IF (09FF60h ≤ LA (h) ≤ 0AFF4Fh)
    PA (h) = LA (h) + A0 (h)
ELSE IF (0AFF50h ≤ LA (h) ≤ 0BFF3Fh)
    PA (h) = LA (h) + B0 (h)
ELSE IF (0BFF40h ≤ LA (h) ≤ 0CFF2Fh)
    PA (h) = LA (h) + C0 (h)
ELSE IF (0CFF30h ≤ LA (h) ≤ 0DFF1Fh)
    PA (h) = LA (h) + D0 (h)
ELSE IF (0DFF20h ≤ LA (h) ≤ 0EFF0Fh)
    PA (h) = LA (h) + E0 (h)
ELSE IF (0EFF10h ≤ LA (h) ≤ 0FFEFFh)
    PA (h) = LA (h) + F0 (h)
ELSE IF (0FFF00h ≤ LA (h) ≤ 10FEFh)
    PA (h) = LA (h) + 100 (h)
ELSE IF (10FEF0h ≤ LA (h) ≤ 11FEDFh)
    PA (h) = LA (h) + 110F (h)
ELSE IF (11FEE0h ≤ LA (h) ≤ 12FECFh)
    PA (h) = LA (h) + 120 (h)
ELSE IF (12FED0h ≤ LA (h) ≤ 13FEBFh)
    PA (h) = LA (h) + 130 (h)
ELSE IF (13FEC0h ≤ LA (h) ≤ 14FEAFh)
    PA (h) = LA (h) + 140 (h)
ELSE IF (14FEB0h ≤ LA (h) ≤ 15FE9Fh)
    PA (h) = LA (h) + 150 (h)
ELSE IF (15FEA0h ≤ LA (h) ≤ 16FE8Fh)
    PA (h) = LA (h) + 160 (h)
ELSE IF (16FE90h ≤ LA (h) ≤ 17FE7Fh)
    PA (h) = LA (h) + 170 (h)
ELSE IF (17FE80h ≤ LA (h) ≤ 18FE6Fh)
    PA (h) = LA (h) + 180 (h)

```

```

ELSE IF (18FE70h ≤ LA (h) ≤ 19FE5Fh)
    PA (h) = LA (h) + 190 (h)
ELSE IF (19FE60h ≤ LA (h) ≤ 1AFE4Fh)
    PA (h) = LA (h) + 1A0 (h)
ELSE IF (1AFE50h ≤ LA (h) ≤ 1BFE3Fh)
    PA (h) = LA (h) + 1B0 (h)
ELSE IF (1BFE40h ≤ LA (h) ≤ 1CFE2Fh)
    PA (h) = LA (h) + 1C0 (h)
ELSE IF (1CFE30h ≤ LA (h) ≤ 1DFE1Fh)
    PA (h) = LA (h) + 1D0 (h)
ELSE IF (1DFE20h ≤ LA (h) ≤ 1EFE0Fh)
    PA (h) = LA (h) + 1E0 (h)
ELSE IF (1EFE10h ≤ LA (h) ≤ 1FFDFFh)
    PA (h) = LA (h) + 1F0 (h)
ELSE IF (1FFE00h ≤ LA (h) ≤ 1FFE0Fh)
    PA (h) = LA (h) - 1EFE10 (h)
ELSE IF (1FFE10h ≤ LA (h) ≤ 1FFE1Fh)
    PA (h) = LA (h) - 1DFE20 (h)
ELSE IF (1FFE20h ≤ LA (h) ≤ 1FFE2Fh)
    PA (h) = LA (h) - 1CFE30 (h)
ELSE IF (1FFE30h ≤ LA (h) ≤ 1FFE3Fh)
    PA (h) = LA (h) - 1BFE40 (h)
ELSE IF (1FFE40h ≤ LA (h) ≤ 1FFE4Fh)
    PA (h) = LA (h) - 1AFE50 (h)
ELSE IF (1FFE50h ≤ LA (h) ≤ 1FFE5Fh)
    PA (h) = LA (h) - 19FE60 (h)
ELSE IF (1FFE60h ≤ LA (h) ≤ 1FFE6Fh)
    PA (h) = LA (h) - 18FE70 (h)
ELSE IF (1FFE70h ≤ LA (h) ≤ 1FFE7Fh)
    PA (h) = LA (h) - 17FE80 (h)
ELSE IF (1FFE80h ≤ LA (h) ≤ 1FFE8Fh)
    PA (h) = LA (h) - 16FE90 (h)
ELSE IF (1FFE90h ≤ LA (h) ≤ 1FFE9Fh)
    PA (h) = LA (h) - 15FEA0 (h)
ELSE IF (1FFEA0h ≤ LA (h) ≤ 1FFEA Fh)
    PA (h) = LA (h) - 14FEB0 (h)
ELSE IF (1FFEB0h ≤ LA (h) ≤ 1FFEB Fh)
    PA (h) = LA (h) - 13FEC0 (h)
ELSE IF (1FFEC0h ≤ LA (h) ≤ 1FFEC Fh)
    PA (h) = LA (h) - 12FED0 (h)
ELSE IF (1FFED0h ≤ LA (h) ≤ 1FFED Fh)
    PA (h) = LA (h) - 11FEE0 (h)
ELSE IF (1FFEE0h ≤ LA (h) ≤ 1FFEE Fh)
    PA (h) = LA (h) - 10FEF0 (h)
ELSE IF (1FFEF0h ≤ LA (h) ≤ 1FFEF Fh)
    PA (h) = LA (h) - FFF00 (h)
ELSE IF (1FFF00h ≤ LA (h) ≤ 1FFF0 Fh)
    PA (h) = LA (h) - EFF10 (h)
ELSE IF (1FFF10h ≤ LA (h) ≤ 1FFF1 Fh)
    PA (h) = LA (h) - DFF20 (h)

```

(7)

```

ELSE IF (1FFF20h ≤ LA (h) ≤ 1FFF2Fh)
    PA (h) = LA (h) - CFF30 (h)
ELSE IF (1FFF30h ≤ LA (h) ≤ 1FFF3Fh)
    PA (h) = LA (h) - BFF40 (h)
ELSE IF (1FFF40h ≤ LA (h) ≤ 1FFF4Fh)
    PA (h) = LA (h) - AFF50 (h)
ELSE IF (1FFF50h ≤ LA (h) ≤ 1FFF5Fh)
    PA (h) = LA (h) - 9FF60 (h)
ELSE IF (1FFF60h ≤ LA (h) ≤ 1FFF6Fh)
    PA (h) = LA (h) - 8FF70 (h)
ELSE IF (1FFF70h ≤ LA (h) ≤ 1FFF7Fh)
    PA (h) = LA (h) - 7FF80 (h)
ELSE IF (1FFF80h ≤ LA (h) ≤ 1FFF8Fh)
    PA (h) = LA (h) - 6FF90 (h)
ELSE IF (1FFF90h ≤ LA (h) ≤ 1FFF9Fh)
    PA (h) = LA (h) - 5FFA0 (h)
ELSE IF (1FFFA0h ≤ LA (h) ≤ 1FFFAFh)
    PA (h) = LA (h) - 4FFB0 (h)
ELSE IF (1FFFB0h ≤ LA (h) ≤ 1FFFBFh)
    PA (h) = LA (h) - 3FFC0 (h)
ELSE IF (1FFFC0h ≤ LA (h) ≤ 1FFFCFh)
    PA (h) = LA (h) - 2FFD0 (h)
ELSE IF (1FFFD0h ≤ LA (h) ≤ 1FFFDf h)
    PA (h) = LA (h) - 1FFE0 (h)
ELSE IF (1FFFE0h ≤ LA (h) ≤ 1FFFEFh)
    PA (h) = LA (h) - FFF0 (h)
ELSE IF (1FFFF0h ≤ LA (h) ≤ 1FFFFFh)
    PA (h) = LA (h)

```

【0024】一例を示すと、最初の
 $IF (000000h \leq LA (h) \leq 00FFFEh)$
 $PA (h) = LA (h)$

論理アドレス $LA (h)$ と同じ値であることを意味する。

【0025】同様に、

は、論理アドレス $LA (h)$ が $000000h$ と $00FFFEh$ の間にあるときに、物理アドレス $PA (h)$ は

```

ELSE IF (00FFF0h ≤ LA (h) ≤ 01FFDFh)
    PA (h) = LA (h) + 10 (h)

```

は、論理アドレス $LA (h)$ が $00FFF0h$ と $01FFDFh$ の間にあるときに、物理アドレス $PA (h)$ は論理アドレス $LA (h)$ に $10 (h)$ 加算した値であることを意味する。以下、同様である。

【0026】次に、図2のアドレス変換装置18を、上述したアドレス変換式を用いてワイヤードロジックで構成し、フラッシュメモリ12の制御装置14とともにプロセッサ10とI/Fをとる。本実施例のフラッシュメモリ12のブロック管理方法を説明すると、上述したように、最初に各ブロックのヘッダエリアの初期化（インシャライズ）を行う。初期化の一例を示すと、次のようになる。

【0027】ブロック0のヘッダエリアでは、物理アドレス $PA [20:0]$ の「00FFFDh」から「00FFFFh」にそれぞれ「00h」を書き込み、「00

FFF6h」から「00FFFBh」に現在の時刻をそれぞれ書き込む。次に、ブロック1のヘッダエリアでは、物理アドレス $PA [20:0]$ の「01FFFDh」から「01FFFFh」にそれぞれ「00h」を書き込み、「01FFF6h」から「01FFFBh」に現在の時刻をそれぞれ書き込む。……そして、昇順ブロック xxh のヘッダエリアでは、物理アドレス $PA [20:0]$ の「 $xxFFFDh$ 」から「 $xxFFFFh$ 」にそれぞれ「00h」を書き込み、「 $xxFFF6h$ 」から「 $xxFFFBh$ 」に現在の時刻をそれぞれ書き込む。……最終ブロック $1Fh$ のヘッダエリアでは、物理アドレス $PA [20:0]$ の「1FFFDh」から「1FFFFh」にそれぞれ「00h」を書き込み、「1FFF6h」から「1FFFBh」に現在の時刻をそれぞれ書き込んで初期化を終了する。

【0028】拡張記憶装置あるいは補助記憶装置としてフラッシュメモリを用いた本システムでは、データや実行プログラムなどは追記する手法で新たに更新していくことになる。この手法自体は従来の手法と同様である。しかし、データや実行プログラムの更新を繰り返す度に、不要なメモリエリアが拡大していく。そこで、データや実行プログラムの更新により不要となったデータ・実行プログラムやメモリフラグメンテーションを削除するために、メモリデータの再配置（デフラグメンテーション）を行い、不要なメモリエリアの縮小と再利用エリアの拡大を図るようにする。このとき、イレースするブロックの候補として、上述したように書換回数の少ない方のブロックを優先して消去する。もし、書換回数が同じで2つ以上の候補があるときは、その候補の以前の消去時刻の古いブロックを優先してイレースすることにする。この処理は、デフラグメンテーションプログラムにより、プロセッサ10がフラッシュメモリ制御装置14を介して行う。

【0029】具体的には、優先的に選ばれたブロックのヘッダエリアに記憶されている書換回数「V」を他のメモリあるいはレジスタに記憶し、そして次に該当ブロックをイレースするためのプログラム（イレースシーケンスルーチン）の実行に移る。このプログラムが終了後、そのブロックはイレースされたことになる。そして直ちに、ヘッダエリアの更新を行う。すなわち、書換回数を以前の回数に1インクリメントした値「V+1」として新たに書き込み、更に現在の時刻を書き込む。この作業の終了後、通常のデータなどの追記や読み出しができる

状態に戻す。

【0030】

【実施例2】この実施例2では、拡張記憶装置もしくは補助記憶装置に使用するフラッシュメモリ12として、1メガビット×16で合計32個の32キロワードのブロックをもつものを搭載したシステム構成となっている。このフラッシュメモリは、図8に示すような物理アドレスのメモリマップを持つ。前記実施例と同様に、各ブロックは、OSプログラム又は制御プログラムが管理するために、1ブロック毎に自己のヘッダエリアを持つ。その内容であるブロックの消去回数や消去した時刻などは、図9に示すような構造で8ワード分をとる。なお、図9中に示すアドレスは、フラッシュメモリ12の物理アドレスである。ブロックnのヘッダエリアに記憶されている内容を参照して、OSプログラム又は制御プログラムがブロックnのブロック消去や書き換えを管理する。この管理方法は、前記実施例1と同様の手法で対応できる。

【0031】次に、各ブロックのヘッダエリアやプログラム・データエリアのブロックが連続するように、アドレス変換を行う。この論理アドレスから物理アドレスへのアドレス変換の計算式の一例を示すと、以下のようになる。なお、数値n、数値N(h)、物理アドレスの値[PA(h)]、PA[20:1]、論理アドレスの値[LA(h)]、LA[20:1]は、前記実施例と同様である。

【0032】

```

IF (00000h ≤ LA(h) ≤ 07FF7h)
    PA(h) = LA(h)
ELSE IF (07FF8h ≤ LA(h) ≤ 0FFEFh)
    PA(h) = LA(h) + 8(h)
ELSE IF (0FFF0h ≤ LA(h) ≤ 17FE7h)
    PA(h) = LA(h) + 10(h)
ELSE IF (17FE8h ≤ LA(h) ≤ 1FFDFh)
    PA(h) = LA(h) + 18(h)
ELSE IF (1FFE0h ≤ LA(h) ≤ 27FD7h)
    PA(h) = LA(h) + 20(h)
ELSE IF (27FD8h ≤ LA(h) ≤ 2FFCFh)
    PA(h) = LA(h) + 28(h)
ELSE IF (2FFD0h ≤ LA(h) ≤ 37FC7h)
    PA(h) = LA(h) + 30(h)
ELSE IF (37FC8h ≤ LA(h) ≤ 3FFBFh)
    PA(h) = LA(h) + 38(h)
ELSE IF (3FFC0h ≤ LA(h) ≤ 47FB7h)
    PA(h) = LA(h) + 40(h)
ELSE IF (47FB8h ≤ LA(h) ≤ 4FFAFh)
    PA(h) = LA(h) + 48(h)
ELSE IF (4FFB0h ≤ LA(h) ≤ 57FA7h)
    PA(h) = LA(h) + 50(h)

```

```

ELSE IF (57FA8h ≤ LA(h) ≤ 5FF9Fh)
    PA(h) = LA(h) + 58(h)
ELSE IF (5FFA0h ≤ LA(h) ≤ 67F97h)
    PA(h) = LA(h) + 60(h)
ELSE IF (67F98h ≤ LA(h) ≤ 6FF8Fh)
    PA(h) = LA(h) + 68(h)
ELSE IF (6FF90h ≤ LA(h) ≤ 77F87h)
    PA(h) = LA(h) + 70(h)
ELSE IF (77F88h ≤ LA(h) ≤ 7FF7Fh)
    PA(h) = LA(h) + 78(h)
ELSE IF (7FF80h ≤ LA(h) ≤ 87F77h)
    PA(h) = LA(h) + 80(h)
ELSE IF (87F78h ≤ LA(h) ≤ 8FF6Fh)
    PA(h) = LA(h) + 88(h)
ELSE IF (8FF70h ≤ LA(h) ≤ 97F67h)
    PA(h) = LA(h) + 90(h)
ELSE IF (97F68h ≤ LA(h) ≤ 9FF5Fh)
    PA(h) = LA(h) + 98(h)
ELSE IF (9FF60h ≤ LA(h) ≤ A7F57h)
    PA(h) = LA(h) + A0(h)
ELSE IF (A7F58h ≤ LA(h) ≤ AFF4Fh)
    PA(h) = LA(h) + A8(h)
ELSE IF (AFF50h ≤ LA(h) ≤ B7F47h)
    PA(h) = LA(h) + B0(h)
ELSE IF (B7F48h ≤ LA(h) ≤ BFF3Fh)
    PA(h) = LA(h) + B8(h)
ELSE IF (BFF40h ≤ LA(h) ≤ C7F37h)
    PA(h) = LA(h) + C0(h)
ELSE IF (C7F38h ≤ LA(h) ≤ CFF2Fh)
    PA(h) = LA(h) + C8(h)
ELSE IF (CFF30h ≤ LA(h) ≤ D7F27h)
    PA(h) = LA(h) + D0(h)
ELSE IF (D7F28h ≤ LA(h) ≤ DFF1Fh)
    PA(h) = LA(h) + D8(h)
ELSE IF (DFF20h ≤ LA(h) ≤ E7F17h)
    PA(h) = LA(h) + E0(h)
ELSE IF (E7F18h ≤ LA(h) ≤ EFF0Fh)
    PA(h) = LA(h) + E8(h)
ELSE IF (EFF10h ≤ LA(h) ≤ F7F07h)
    PA(h) = LA(h) + F0(h)
ELSE IF (F7F08h ≤ LA(h) ≤ FFEFFh)
    PA(h) = LA(h) + F8(h)
ELSE IF (FFF00h ≤ LA(h) ≤ FFF07h)
    PA(h) = LA(h) - F7F08h
ELSE IF (FFF08h ≤ LA(h) ≤ FFF0Fh)
    PA(h) = LA(h) - EFF10h
ELSE IF (FFF10h ≤ LA(h) ≤ FFF17h)
    PA(h) = LA(h) - E7F18h
ELSE IF (FFF18h ≤ LA(h) ≤ FFF1Fh)
    PA(h) = LA(h) - DFF20h

```

```

ELSE IF (FFF20h ≤ LA(h) ≤ FFF27h)
    PA(h) = LA(h) - D7F28h
ELSE IF (FFF28h ≤ LA(h) ≤ FFF2Fh)
    PA(h) = LA(h) - CFF30h
ELSE IF (FFF30h ≤ LA(h) ≤ FFF37h)
    PA(h) = LA(h) - C7F38h
ELSE IF (FFF38h ≤ LA(h) ≤ FFF3Fh)
    PA(h) = LA(h) - BFF40h
ELSE IF (FFF40h ≤ LA(h) ≤ FFF47h)
    PA(h) = LA(h) - B7F48h
ELSE IF (FFF48h ≤ LA(h) ≤ FFF4Fh)
    PA(h) = LA(h) - AFF50h
ELSE IF (FFF50h ≤ LA(h) ≤ FFF57h)
    PA(h) = LA(h) - A7F58h
ELSE IF (FFF58h ≤ LA(h) ≤ FFF5Fh)
    PA(h) = LA(h) - 9FF60h
ELSE IF (FFF60h ≤ LA(h) ≤ FFF67h)
    PA(h) = LA(h) - 97F68h
ELSE IF (FFF68h ≤ LA(h) ≤ FFF6Fh)
    PA(h) = LA(h) - 8FF70h
ELSE IF (FFF70h ≤ LA(h) ≤ FFF77h)
    PA(h) = LA(h) - 87F78h
ELSE IF (FFF78h ≤ LA(h) ≤ FFF7Fh)
    PA(h) = LA(h) - 7FF80h
ELSE IF (FFF80h ≤ LA(h) ≤ FFF87h)
    PA(h) = LA(h) - 77F88h
ELSE IF (FFF88h ≤ LA(h) ≤ FFF8Fh)
    PA(h) = LA(h) - 6FF90h
ELSE IF (FFF90h ≤ LA(h) ≤ FFF97h)
    PA(h) = LA(h) - 67F98h
ELSE IF (FFF98h ≤ LA(h) ≤ FFF9Fh)
    PA(h) = LA(h) - 5FFA0h
ELSE IF (FFFA0h ≤ LA(h) ≤ FFFA7h)
    PA(h) = LA(h) - 57FA8h
ELSE IF (FFFA8h ≤ LA(h) ≤ FFFAFh)
    PA(h) = LA(h) - 4FFB0h
ELSE IF (FFFB0h ≤ LA(h) ≤ FFFB7h)
    PA(h) = LA(h) - 47FB8h
ELSE IF (FFFB8h ≤ LA(h) ≤ FFFBFh)
    PA(h) = LA(h) - 3FFC0h
ELSE IF (FFFC0h ≤ LA(h) ≤ FFFC7h)
    PA(h) = LA(h) - 37FC8h
ELSE IF (FFFC8h ≤ LA(h) ≤ FFFCFh)
    PA(h) = LA(h) - 2FFD0h
ELSE IF (FFFD0h ≤ LA(h) ≤ FFFD7h)
    PA(h) = LA(h) - 27FD8h
ELSE IF (FFFD8h ≤ LA(h) ≤ FFFDFh)
    PA(h) = LA(h) - 1FFE0h
ELSE IF (FFFE0h ≤ LA(h) ≤ FFFE7h)
    PA(h) = LA(h) - 17FE8h

```

```

ELSE IF (FFFE8h ≤ LA(h) ≤ FFFEfh)
    PA(h) = LA(h) - FFF0h
ELSE IF (FFFF0h ≤ LA(h) ≤ FFFF7h)
    PA(h) = LA(h) - 7FF8h
ELSE IF (FFFF8h ≤ LA(h) ≤ FFFFFh)
    PA(h) = LA(h)

```

【0033】次に、図2のアドレス変換装置18を、上述したアドレス変換式を用いてワイヤードロジックで構成し、フラッシュメモリ12の制御装置14とともにプロセッサ10とI/Fをとる。このようにして、前記実施例と同様に、ヘッダエリアにおける書換えの管理・制御とプログラム・データエリアのブロック間を連続化するアドレスマップへの変換が可能となる。

【0034】

【他の実施例】この発明には数多くの実施の形態があり、以上の開示に基づいて多様に改変することが可能である。例えば、次のようなものも含まれる。

(1)前記実施例1、2では、ハードロジックによってアドレス変換装置を実現したが、アドレス変換用のROMを使用し、テーブル参照方式によって論理アドレスから物理アドレスへのアドレス変換を行うようにしてもよい。すなわち、論理アドレスをROMのアドレス側に供給し、物理アドレスをROMのデータ側から出力する。ROMのチップイネーブルやアウトプットイネーブルはアサートしたままにして、アドレスコントロールとする。このROMに、前記実施例で示したようなアドレス変換式を展開したテーブルを記憶すればよい。

【0035】(2)前記形態はフラッシュメモリに本発明を適用したものであるが、他の類似するメモリがフラッシュメモリと同じ書込み、読出し機能を備えており、かつ、書込前ブロック消去特性を有するメモリであれば、同様に適用可能である。

(3)前記実施例は、バイト単位やワード(16ビットや32ビット)単位による操作の場合であるが、他のデータ単位であっても、同様に適用可能である。

【0036】

【発明の効果】以上説明したように、本発明によれば、次のような効果がある。

(1)対応するヘッダエリアとプログラム・データエリアが、メモリの同一ブロック内となるようにアドレス変換を行うので、ブロックの書換回数を低減して、高速のアクセスが可能となる。また、ヘッダエリア用のメモリを

必要とせず、コストの削減を可能にする。

(2)アドレス変換によって、プロセッサ側からみたときにプログラム・データエリアのブロックが連続するようになり、メモリ領域の無駄を省くとともに、主記憶装置に実行プログラムをロードすることなく、拡張記憶装置もしくは補助記憶装置上でプログラムの実行が可能となる。

【図面の簡単な説明】

【図1】本発明を利用したシステムの一例のブロック図である。

【図2】本発明の一形態の主要部を示すブロック図である。

【図3】論理アドレスから物理アドレスにアドレス変換するための、メモリマッピングの手法を示す概念図である。

【図4】ブロック消去機能をもつ汎用のフラッシュメモリにおける物理アドレスのメモリマッピングと、ヘッダエリア及びプログラム・データエリアの関係を示す図である。

【図5】フラッシュメモリの物理アドレスとプロセッサの論理アドレスの関係を示す図である。

【図6】実施例1におけるフラッシュメモリのメモリマップを示す図である。

【図7】実施例1におけるフラッシュメモリのブロックnにおける詳細な構造のメモリマップを示す図である。


【図8】実施例2におけるフラッシュメモリのメモリマップを示す図である。

【図9】実施例2におけるフラッシュメモリのブロックnにおける詳細な構造のメモリマップを示す図である。


【符号の説明】

10…プロセッサ
 12…フラッシュメモリ
 14…フラッシュメモリ制御装置
 16…RAM
 18…アドレス変換装置


【図1】



【図2】



【図3】




【図8】

PA[20:0]


FFFF	32K ワード・ブロック 31
F0000	
F1FFF	32K ワード・ブロック 30
F0000	
F2FFF	32K ワード・ブロック 29
E0000	
E1FFF	32K ワード・ブロック 28
E0000	
D1FFF	32K ワード・ブロック 27
D0000	
D1FFF	32K ワード・ブロック 26
D0000	
C1FFF	32K ワード・ブロック 25
C0000	
C1FFF	32K ワード・ブロック 24
C0000	
B1FFF	32K ワード・ブロック 23
B0000	
B1FFF	32K ワード・ブロック 22
B0000	
A1FFF	32K ワード・ブロック 21
A0000	
A1FFF	32K ワード・ブロック 20
A0000	
91FFF	32K ワード・ブロック 19
90000	
91FFF	32K ワード・ブロック 18
90000	
81FFF	32K ワード・ブロック 17
80000	
81FFF	32K ワード・ブロック 16
80000	
71FFF	32K ワード・ブロック 15
70000	
71FFF	32K ワード・ブロック 14
70000	
61FFF	32K ワード・ブロック 13
60000	
61FFF	32K ワード・ブロック 12
60000	
51FFF	32K ワード・ブロック 11
50000	
51FFF	32K ワード・ブロック 10
50000	
41FFF	32K ワード・ブロック 9
40000	
41FFF	32K ワード・ブロック 8
40000	
31FFF	32K ワード・ブロック 7
30000	
31FFF	32K ワード・ブロック 6
30000	
21FFF	32K ワード・ブロック 5
20000	
21FFF	32K ワード・ブロック 4
20000	
11FFF	32K ワード・ブロック 3
10000	
11FFF	32K ワード・ブロック 2
10000	
01FFF	32K ワード・ブロック 1
00000	
01FFF	32K ワード・ブロック 0
00000	

ワード幅モード (16ビット)

【図4】




【図5】



【図6】

PA[20:0]	
1FFFFF	64K バイト・ブロック 31
1F0000	
1EFFFF	64K バイト・ブロック 30
1E0000	
1DFFFF	64K バイト・ブロック 29
1D0000	
1CFFFF	64K バイト・ブロック 28
1C0000	
1BFFFF	64K バイト・ブロック 27
1B0000	
1AFFFF	64K バイト・ブロック 26
1A0000	
19FFFF	64K バイト・ブロック 25
190000	
18FFFF	64K バイト・ブロック 24
180000	
17FFFF	64K バイト・ブロック 23
170000	
16FFFF	64K バイト・ブロック 22
160000	
15FFFF	64K バイト・ブロック 21
150000	
14FFFF	64K バイト・ブロック 20
140000	
13FFFF	64K バイト・ブロック 19
130000	
12FFFF	64K バイト・ブロック 18
120000	
11FFFF	64K バイト・ブロック 17
110000	
10FFFF	64K バイト・ブロック 16
100000	
0FFFFF	64K バイト・ブロック 15
0F0000	
0EFFFF	64K バイト・ブロック 14
0E0000	
0DFFFF	64K バイト・ブロック 13
0D0000	
0CFFFF	64K バイト・ブロック 12
0C0000	
0BFFFF	64K バイト・ブロック 11
0B0000	
0AFFFF	64K バイト・ブロック 10
0A0000	
09FFFF	64K バイト・ブロック 9
090000	
08FFFF	64K バイト・ブロック 8
080000	
07FFFF	64K バイト・ブロック 7
070000	
06FFFF	64K バイト・ブロック 6
060000	
05FFFF	64K バイト・ブロック 5
050000	
04FFFF	64K バイト・ブロック 4
040000	
03FFFF	64K バイト・ブロック 3
030000	
02FFFF	64K バイト・ブロック 2
020000	
01FFFF	64K バイト・ブロック 1
010000	
00FFFF	64K バイト・ブロック 0
000000	
	バイト幅ワード(8ビット)

【図7】



(18)

【図9】

